一位全加器：A、B为加数，C为前进位，S为和，Co为后进位；ABC分别为74LS138的数据输入位，Y为74LS138的输出位；真值表如下图示；那么；把S=1的Y端通过四输入与非门连接在一起，则门输出即为S；把C0=1的...

Ci＝A’BC＋AB’C＋ABC’＋ABC故74138的连接图为：下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；上面的信号输出端：Y1、...

74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。74HC138是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。74HC138作用原理于高性能的存...

先纠正一下，不是74H138，没有这个型号的器件，应该是74HC138（3-8译码器）。单用一片74HC138无法实现全加器功能，还要加一片双通道的4输入与非门（74HC20）。实用电路如下图——

首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a,b,ci；有2个输出端：s,co.与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。这...

3、其他回答低三位接到两片输入上，第四位分别接两片的使能端，一个高电平有效，一个低电平有效。这就做好了。4、首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。全加器有3个输入端：a，b，ci；有...

SABCiC0S0000010001001011011001001110100111011101...

用74ls138设计一个全加器ltl610|浏览7046次问题未开放回答|举报推荐于2017-12-1609:47:45最佳答案设A为加数B为被加数低位进位为Ci-1和为S进位为CiABCi-1SCi000000011001010...

1Y为全加器的和S，2Y全加器的高位进位CO，则可令数据选择器的输入为：A1=A,A0=B,1DO=1D3=CI，1D1=1D2=CI反，2D0=0,2D3=1,2D1=2D2=CI，1Q=S1,2Q=CO;可以根据管脚所对应的连接电路...

如题，我想知道:(免费)用两片74ls138译码器设计一个全加器